(12)特許協力条約に基づいて公開された国際出願

(19) 世界知的所有権機関 国際事務局





(43) 国際公開日 2005年10月6日(06.10.2005)

PCT

(10) 国際公開番号 WO 2005/093951 A1

(51) 国際特許分類7:

H03H 7/20, H01P 1/18, 1/15

(21) 国際出願番号:

. PCT/JP2004/004243

(22) 国際出願日:

2004年3月26日(26.03.2004) 

(25) 国際出願の言語:

日本語

(26) 国際公開の言語:

日本語


- (71) 出願人 (米国を除く全ての指定国について):三 菱電機株式会社 (MITSUBISHI DENKI KABUSHIKI KAISHA) [JP/JP]; 〒1008310 東京都千代田区丸の内 二丁目 2 番 3 号 Tokyo (JP).
- (72) 発明者; および
- (75) 発明者/出願人 (米国についてのみ): 宮口 賢一 (MIYAGUCHI, Kenichi) [JP/JP]; 〒1008310 東京都千 代田区丸の内二丁目2番3号 三菱電機株式会社

内 Tokyo (JP). 檜枝 護重 (HIEDA, Morishige) [JP/JP]; 〒1008310 東京都千代田区丸の内二丁目2番3号 三菱電機株式会社内 Tokyo (JP). 西野 有 (NISHINO, Tamotsu) [JP/JP]; 〒1008310 東京都千代田区丸の内 二丁目2番3号三菱電機株式会社内 Tokyo (JP). 半 谷 政毅 (HANGAI, Masatake) [JP/JP]; 〒1008310 東 京都千代田区丸の内二丁目2番3号三菱電機株式 会社内 Tokyo (JP). 宮崎 守 (MIYAZAKI, Moriyasu) [JP/JP]; 〒1008310 東京都千代田区丸の内二丁目2番 3号 三菱電機株式会社内 Tokyo (JP). 湯之上 則弘 (YUNOUE, Norihiro) [JP/JP]; 〒1008310 東京都千代田 区丸の内二丁目2番3号三菱電機株式会社内 Tokyo (JP). 畠山 英樹 (HATAKEYAMA, Hideki) [JP/JP]; 〒 1008310 東京都千代田区丸の内二丁目2番3号三 菱電機株式会社内 Tokyo (JP). 吉田 幸久 (YOSHIDA, Yukihisa) [JP/JP]; 〒1008310 東京都千代田区丸の内

/続葉有/

(54) Title: PHASE CIRCUIT, HIGH-FREQUENCY SWITCH, AND PHASE DEVICE

(54) 発明の名称: 移相回路、高周波スイッチ並びに移相器



switching element for switching between a through and a capacitance capacity; a second switching element for switching the capacitance capacity for the through and the ground; and a first and a second inductor having inductance. One end of the first switching element is connected to one end of the second switching element by the first inductor while the other ends of the first and the second switching element are connected by the second inductor. One end of the first switching element is connected to a high-frequency signal input terminal while the other end of the first switching element is connected to a high-frequency signal output terminal. Thus, it is possible to constitute a phase device satisfying a predetermined condition.

(57) 要約: 小型でかつ広帯域な特性を持つ移相回路を提供するもので、スルーとキャパシタンスの容量とを切り替 える第1のスイッチング素子と、スルーとグランドに対するキャパシタンス

#### 

二丁目2番3号 三菱電機株式会社内 Tokyo (JP). 高 木直 (TAKAGI, Tadashi) [JP/JP]; 〒1008310 東京都千 代田区丸の内二丁目2番3号 三菱電機株式会社内 Tokyo (JP).

- (74) 代理人: 曾我 道照 . 外(SOGA, Michiteru et al.); 〒 1000005 東京都千代田区丸の内三丁目1番1号 国際 ビルディング 8 階 曾我特許事務所 Tokyo (JP).
- (81) 指定国 (表示のない限り、全ての種類の国内保護が可能): AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE,

 $\mathcal{L} = \{ \mathcal{L}_{\mathcal{L}_{\mathcal{A}}} \}_{\mathcal{L}_{\mathcal{A}}}^{\mathcal{L}_{\mathcal{A}}} \mathcal{L}_{\mathcal{A}}^{\mathcal{L}_{\mathcal{A}}} = \mathcal{L}_{\mathcal{A}} \}$ 

- SG, SK, SL, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
- (84) 指定国 (表示のない限り、全ての種類の広域保護が可能): ARIPO (BW, GH, GM, KE, LS, MW, MZ, SD, SL, SZ, TZ, UG, ZM, ZW), ユーラシア (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM), ヨーロッパ (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IT, LU, MC, NL, PL, PT, RO, SE, SI, SK, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).

# 添付公開書類: - 国際調査報告書

2文字コード及び他の略語については、 定期発行される 各PCTガゼットの巻頭に掲載されている「コードと略語 のガイダンスノート」を参照。

# 明細書

## 移相回路、高周波スイッチ並びに移相器

# 技術分野

5

15

この発明は、小型で広帯域な移相量特性を有する移相回路、当該移相回路に用いられる高周波スイッチ並びに移相器に関するものである。

#### 背景技術

10 図31は、米国特許第6137377号に開示された第1の従来例としての移相回路を示す回路図である。

図31に示す移相回路において、第1の電界効果トランジスタ(以下、FET と称す)103は、オン状態とオフ状態を切り替えるスイッチとして動作するもので、ゲート電極に第1の抵抗113を介して第1のバイアス端子118が接続されている。

このバイアス端子118にFET103のドレイン電圧およびソース電圧と同電位のゲート電圧を印加すると、FET103はオン状態となり抵抗性(以下、オン抵抗という)を示す。

一方、ピンチオフ電圧以下のゲート電圧をバイアス端子118に印加すると、20 FET103はオフ状態となり容量性(以下、オフ容量という)を示す。FET 104、FET105もFET103と同様の動作をする。

第1の抵抗113、第2の抵抗114、第3の抵抗115、第4の抵抗116、第5の抵抗117は、高周波信号入力端子101から入力された高周波信号が 通過しないほど十分大きな抵抗値をもつ。

25 バイアス端子118とバイアス端子120には、常にピンチオフ電圧以下の電圧(当該特許では-5Vと記載)を印加しておく。バイアス端子119には、0 Vまたはピンチオフ以下の電圧を印加する。

次に、図31に示す移相回路の動作について説明する。

図32は、バイアス端子119にピンチオフ電圧以下の電圧を印加したときの

等価回路図である。このとき、FET103はオン状態となってオン抵抗121 を示し、FET104はオン状態となってオン抵抗122を示し、FET105 はオフ状態となってオフ容量123を示す。

図32に示す回路は、第1のキャパシタ109、第2のキャパシタ110、第 1のインダクタ106、第2のインダクタ107から構成される高域通過フィルタ(以下、HPFと略す)とみなすことができる。高周波信号入力端子101から入力された信号は、前記HPFにより位相進みが生じて、高周波信号出力端子102から出力される。

また、図33は、バイアス端子119に0Vを印加したときの等価回路図であ 10 る。このとき、FET103はオフ状態となってオフ容量124を示し、FET 104はオフ状態となってオフ容量125を示し、FET105はオン状態とな ってオン抵抗126を示す。

図33に示す回路は、第1のインダクタ106、第2のインダクタ107、オフ容量125から構成される低域通過フィルタ(以下、LPFと略す)とみなすことができる。高周波信号入力端子101から入力された信号は、前記LPFにより位相遅れが生じて、高周波信号出力端子102から出力される。

15

20

前記HPFにより生じる位相進みと、前記LPFにより生じる位相遅れの差を 所要移相量とする。バイアス端子119に0Vまたはピンチオフ電圧以下の電圧 を印加することにより、高周波信号入力端子101から入力された信号は、バイ アス端子119に印加する電圧によりFET103、FET104、FET10 5のオン/オフ状態を切り替えることによって、所望の移相量を得て、高周波信 号出力端子102から出力される。つまり、HPFとLPFの状態を切り替える 制御信号を与えるバイアス端子は、バイアス端子119の1つのみである。

次に、図34は、IEEE IMS2000 Proceedings、"A Compact 5-Bit Phase Shift er MMIC for K-Band Satellite Communication Systems"に掲載された第2の従来例としての移相回路を示す回路図である。

図34に示す移相回路において、第1のFET127は、オン状態とオフ状態を切り替えるスイッチとして動作するもので、ゲート端子に第1のFET127のドレイン電圧およびソース電圧と同電位の電圧を印加すると、第1のFET1

27はオン状態となり抵抗性(以下、オン抵抗という)を示す。一方、ピンチオフ電圧以下の電圧をゲート端子に印加すると、第1のFET127はオフ状態となり容量性(以下、オフ容量という)を示す。第2のFET128も第1のFET127と同様の動作をする。

5 次に、図34に示す移相回路の動作について説明する。

10

20

25

図35は、第1のFET127をオフ状態、第2のFET128をオン状態としたときの等価回路図である。容量134は、第1のFET127のオフ容量とキャパシタ132の合成容量を示し、抵抗135は、第2のFET128のオン抵抗を示す。このとき、図35に示す回路は、合成容量134、第1のインダクタ129、第2のインダクタ130から構成される高域通過フィルタ(以下、HPFと略す)とみなすことができる。高周波信号入力端子101から入力された信号は、前記HPFにより位相進みが生じて、高周波信号出力端子102から出力される。

また、図36は、第1のFET127をオン状態、第2のFET128をオフ 15 状態としたときの等価回路図である。抵抗136は、第1のFET127のオン 抵抗、容量137は、第2のFET128のオフ容量を示す。第3のインダクタ 131とオフ容量137から成る並列回路は、所望の周波数f<sub>0</sub>で並列共振状態 となるようにする。

このとき、図36に示す回路は、第1のインダクタ129と第2のインダクタ130が示すリアクタンスが十分大きいとすると、周波数  $f_0$ 近傍の高周波信号を通過させる帯域通過フィルタ(以下、BPFと略す)とみなすことができる。 高周波信号入力端子101から入力された信号は、前記BPFによりほぼゼロの位相変化が生じて、高周波信号出力端子1010000円される。

前記HPFにより生じる位相進みと、前記BPFにより生じる位相変化の差を 所要移相量とする。高周波信号入力端子101から入力された信号は、第1のF ET127、第2のFET128のオン/オフ状態を切り替えることによって、 所望の移相量を得て、高周波信号出力端子102から出力される。

上述のように、図31に示す第1の従来例による移相回路では、回路構成素子が多いため、回路が大型化するといった問題があった。

また、図34に示す第2の従来例による移相回路では、HPFとBPFの状態を切り替える構成であるため、90°以上の移相量は得られないといった問題があった。さらに、HPFのカットオフ周波数を所望の周波数帯域よりも低く設定する必要があるため、周波数が低くなるほど回路が大型化するといった問題があった。また、移相量が小さいほど、HPFのカットオフ周波数を低くする必要があるため、回路が大型化する。

この発明は前記のような問題を解決するためになされたもので、小型でかつ広 帯域な特性を持つ移相回路、当該移相回路に用いられる高周波スイッチ並びに移 相器を提供することを目的とする。

10

15

20

25

5

#### 発明の開示

この発明に係る移相回路は、スルーとキャパシタンス $C_1$ の容量とを切り替える第1のスイッチング素子と、スルーとグランドに対するキャパシタンス $C_2$ の容量とを切り替える第2のスイッチング素子と、インダクタンスLをもつ第1および第2のインダクタとを備え、前記第1と第2のスイッチング素子の一端同士を前記第1のインダクタで接続し、前記第1と第2のスイッチング素子の他端同士を前記第2のインダクタで接続し、前記第1のスイッチング素子の一端を高周波信号入力端子に接続し、前記第1のスイッチング素子の他端を高周波信号入力端子に接続し、高周波信号入力端子及び高周波信号出力端子の特性インピーダン、スを2のとしたとき、

$$C_2 = 4C_1 \tag{1}$$

$$Z_0 = (L/2C_1)^{-1/2} \tag{2}$$

を満たすものである。

また、前記第1のスイッチング素子を、オン時はスルー状態となり、オフ時は容量性を示すスイッチング素子で構成し、前記第1のスイッチング素子を、オン時はスルー状態となり、オフ時は容量性を示すスイッチング素子にインダクタが並列接続された並列回路と、当該並列回路とキャパシタンスの容量との直列回路で構成し、前記直列回路の一端をグランドに接続し、前記直列回路の他端を前記第1と第2のインダクタの他端に接続したことを特徴とする。

また、前記キャパシタンスの容量を、オン時はスルー状態となり、オフ時は容量性を示すスイッチング素子で構成したことを特徴とする。

また、前記並列回路を、オン時はスルー状態となり、オフ時は容量性を示すスイッチング素子に置換したことを特徴とする。

また、オン時はスルー状態となり、オフ時は容量性を示すスイッチング素子を 、オン時はスルー状態となり、オフ時に容量性を示すスイッチング素子とキャパ シタとの並列回路に置換したことを特徴とする。

10

15

20

また、この発明に係る高周波スイッチは、基板の片面のみを掘り込んで形成されたキャビティの底面に形成された第1の導体および制御電極と、前記キャビティの端部で支持され空気層を介して中空に存在する誘電体支持膜と、前記支持膜面上に間隔を隔てて形成された一対の高周波信号伝送線路と、前記支持膜の裏面に備えられて、前記一対の高周波信号伝送線路間に平行平板キャパシタを形成するための第2の導体とを備え、前記一対の高周波信号伝送線路は、前記支持膜の一部を貫通する導体突起部をそれぞれ有し、前記制御電極への電圧印加時に前記支持膜が前記キャビティの底面方向に変位して前記各導体突起部が前記第1の導体に接触することでスルー状態となり、機械的に駆動するスルー/直列容量切替素子を構成するものである。

また、他の発明に係る高周波スイッチは、基板の片面のみを掘り込んで形成されたキャビティの底面に形成された地導体および制御電極と、前記キャビティの端部に支持され空気層を介して中空に存在する誘電体支持膜と、前記支持膜面上に形成された高周波信号伝送線路とを備え、前記制御電極への電圧印加時に前記支持膜がキャビティの底面方向に変位して前記支持膜が前記地導体に接触することでグランドに対して容量を示す状態になり、機械的に駆動するスルー/シャント容量切替素子を構成するものである。

25 また、さらに他の発明に係る高周波スイッチは、基板の片面のみを掘り込んで 形成されたキャビティの底面に間隔を隔てて形成され、導体突起部をそれぞれ有 する一対の高周波信号伝送線路と、前記一対の高周波信号伝送線路間を跨って当 該一対の高周波信号伝送線路上に形成された誘電体膜と、前記誘電体膜上に形成 された第1の導体と、前記キャビティの端部で支持され空気層を介して中空に存

在する誘電体支持膜と、前記支持膜の裏面に形成された第2の導体と、前記支持膜面上に形成された制御電極とを備え、前記制御電極への電圧印加時に前記支持膜が前記キャビティの底面方向に変位して前記第2の導体が前記各導体突起部に接触することで前記一対の高周波信号伝送線路がスルー状態となり、機械的に駆動するスルー/直列容量切替素子を構成するものである。

また、さらに他の発明に係る高周波スイッチは、基板の片面のみを掘り込んで形成されたキャビティの底面に形成された高周波信号伝送線路と、前記キャビティの端部で支持され空気層を介して中空に存在する誘電体支持膜と、前記支持膜面上に形成された制御電極およびグランド導体とを備え、前記制御電極への電圧印加時に前記支持膜がキャビティの底面方向に変位して前記支持膜が前記高周波信号伝送線路と接触することでグランドに対して容量を示す状態になり、機械的に駆動するスルー/シャント容量切替素子を構成するものである。

また、この発明に係る移相回路は、前記第1のスイッチング素子を前記スルー /直列容量切替素子を構成する高周波スイッチで構成し、前記第2のスイッチン グ素子をスルー/シャント容量切替素子を構成する高周波スイッチで構成したこ とを特徴とする。

さらに、この発明に係る移相器は、前述した移相回路を組み合わせて多ビット 移相器を構成したことを特徴とする。

20

15

5

10

#### 図面の簡単な説明

医大口畸形性 医抗性 大人大力 人名英格兰尼亚

図1は、この発明の実施の形態1に係る移相回路の構成を示す回路図、

図2は、図1において、第1のスイッチング素子3がスルーの状態、第2のスイッチング素子4がスルーの状態のときの等価回路図、

図3は、第1のスイッチング素子3が容量性を示す状態、第2のスイッチング 25 素子4がグランドに対して容量性を示す状態のときの等価回路図、

図4は、この発明の実施の形態2に係る移相回路の構成を示す回路図、

図5は、図4に示す実施の形態2に係る移相回路の等価回路図、

図6は、図5において、FET8aがオン状態、FET8bがオフ状態のときの等価回路図、

図7は、図5において、FET8aがオフ状態、FET8bがオン状態のときの等価回路図、

図8は、この発明の実施の形態3に係る移相回路の構成を示す回路図、

図9は、図8において、FET8aがオン状態、FET8bがオフ状態、FE 5 T28がオン状態のときの等価回路図、

図10は、図8において、FET8aがオフ状態、FET8bがオン状態、FET28がオフ状態のときの等価回路図、

図11は、この発明の実施の形態4に係る移相回路の構成を示す回路図、

図12は、図11において、FET8aがオン状態、FET8bがオフ状態の 10 ときの等価回路図、

図13は、図11において、FET8aがオフ状態、FET8bがオン状態の ときの等価回路図、

図14は、この発明の実施の形態5に係る移相回路の構成を示す回路図、

図15は、この発明の実施の形態6に係るもので、基板上に形成される移相回 15 路の構成を示す上面図、

図16は、図15に示すスルー/直列容量切替素子36の詳細な構成を示す分解図、

図17は、制御電極43に電圧を印加していない場合のスルー/直列容量切替素子36の図15に示すA-A'線断面図、

20 図18は、第1の制御電極43に電圧を印加した場合のスルー/直列容量切替 素子36の図15に示すA-A、線断面図、

図19は、図15に示すスルー/シャント容量切替素子37の詳細な構成を示す分解図、

図20は、第2の制御電極51に電圧を印加していない場合のスルー/シャン 25 ト容量切替素子37の図15に示すB-B,線断面図、

図21は、第2の制御電極51に電圧を印加した場合のスルー/シャント容量 切替素子37の図15に示すB-B'線断面図、

図22は、図15に示す移相回路において、スルー/直列容量切替素子36が スルー状態、スルー/シャント容量切替素子37がスルー状態のときの等価回路 図、

図23は、図15に示す移相回路において、スルー/直列容量切替素子36が 直列容量状態、スルー/シャント容量切替素子37がシャント容量状態のときの 等価回路図、

5 図24は、この発明の実施の形態7に係る移相回路におけるスルー/直列容量 切替素子の詳細を示す上面図、

図25は、図24の第3の制御電極64に電圧を印加していない場合のC-C 、線断面図、

図26は、図24の第3の制御電極64に電圧を印加した場合のC-C'線断10 面図、

図27は、この発明の実施の形態7に係る移相回路におけるスルー/シャント 容量切替素子の詳細を示す上面図、

15 図29は、図27の第4の制御電極72に電圧を印加した場合のD-D'線断 面図、

図30は、この発明の実施の形態8による移相器の構成を示すブロック図、

図31は、米国特許第6137377号に開示された移相回路を示す回路図、

※図32は、図31におけるバイアス端子119にピンチオス電圧以下の電圧を

20 印加したときの等価回路図、

25

図33は、図31におけるバイアス端子119に0Vを印加したときの等価回路図、

図34は、IEEE IMS2000 Proceedings、"A Compact 5-Bit Phase Shifter MMI C for K-Band Satellite Communication Systems"に掲載された従来の移相回路を示す回路図、

図35は、図34における第1のFET127をオフ状態、第2のFET12 8をオン状態としたときの等価回路図、

図36は、図34における第1のFET127をオン状態、第2のFET12 8をオフ状態としたときの等価回路図である。

# 発明を実施するための最良の形態

実施の形態1.

15

20

25

図1は、この発明の実施の形態1に係る移相回路の構成を示す回路図である。 図1に示す移相回路は、高周波信号入力端子1と高周波信号入出力端子2との間に設けられて、スルーとキャパシタンス $C_1$ の容量とを切り替える第1のスイッチング素子3と、スルーとグランドに対してキャパシタンス $C_2$ の容量とを切り替える第2のスイッチング素子4と、第1のインダクタ6aおよび第2のインダクタ6bとを備えている。5はグランドを示す。

10 次に、図1に示す移相回路の動作について説明する。

図2は、第1のスイッチング素子3がスルーの状態、第2のスイッチング素子4がスルーの状態のときの等価回路図である。ここで、第1のインダクタ6aと第2のインダクタ6bによるリアクタンスが十分大きいとすると、図2に示す回路は、スルー回路とみなすことができる。したがって、高周波信号入力端子1から入力された信号は、位相変化が生じることなく、高周波信号出力端子2から出力される。このとき、前記スルー回路は全ての周波数において整合がとれるため、反射損失がない。

図3は、第1のスイッチング素子3が容量性を示す状態、第2のスイッチング素子4がグランドに対して容量性を示す状態のときの等価回路図である。図3に示す回路は、第1のスイッチング素子3が容量性を示し、第1のキャパシタ7となり、第2のスイッチング素子4も容量性を示し、第2のキャパシタ8となり、第1のインダクタ6aと第2のインダクタ6bと第1のキャパシタ7と第2のキャパシタ8とから成るオールパスネットワークとみなすことができる。したがって、高周波信号入力端子1から入力された信号は、前記オールパスネットワークにより位相遅れが生じて、高周波信号出力端子2から出力される。

ここで、第1のキャパシタ7のキャパシタンスを $C_1$ 、第2のキャパシタ8の キャパシタンスを $C_2$ 、第1のインダクタ6 a と第2のインダクタ6 b のインダクタンスをL、高周波信号入力端子1 と高周波信号出力端子2の特性インピーダンスを20 としたとき、式(1)と式(20)を満たすとする。

$$C_2 = 4 C_1$$
 (1)  
 $Z_0 = (L/2 C_1)^{1/2}$  (2)

このとき、前記オールパスネットワークは全ての周波数において整合がとれるため、反射損失がない。さらに、キャパシタンス $C_1$ (または $C_2$ )を適切に設定することにより、所望の位相遅れを得ることができる。

以上のように、図1に示す実施の形態1に係る移相回路は、第1のスイッチング素子3の切り替え動作と第2のスイッチング素子4の切り替え動作により、スルーの状態とオールパスネットワークの状態とを切り替え、高周波信号入力端子1から入力された信号が高周波信号出力端子2に出力される際に生じる通過位相を変化させる。

従って、本実施の形態1に係る移相回路によれば、インダクタンスLとキャパシタンス $C_1$ とキャパシタンス $C_2$ を適切に設定すれば、広帯域に所望の移相量を得ることができる。つまり、従来例に比べて広帯域で動作する移相回路が得られる。

**15** 

20

10

5

### 実施の形態 2.

図4は、この発明の実施の形態2に係る移相回路の構成を示す回路図である。 図4において、図1と同一または相当する構成については同一符号を付して重複 する説明を省略する。図4に示す移相回路は、半導体基板18上にモノリシック に構成したもので、図4に示す各構成要素と図1に示す各構成要素との対応関係 は次の通りである。すなわち、第1のFET8aは第1のスイッチング素子3に 、第2のFET8bは第2のスイッチング素子4に、第1のスパイラルインダク タ9は第1のインダクタ6aに、第2のスパイラルインダクタ10は第2のイン ダクタ6bにそれぞれ対応している。

25 第1のFET8aの制御電極には、第1の抵抗13を介して第1の制御信号端子16が接続され、第2のFET8bの制御電極には、第2の抵抗14を介して第2の制御信号端子17が接続されている。また、第2のFET8bには、第3のスパイラルインダクタ11が並列接続されて並列回路を構成し、この並列回路にMIMキャパシタ12が直列接続されて直列回路を構成し、当該直列回路の一

端はスルーホール15を介してグランドに接続され、他端は第1と第2のスパイラルインダクタ9と10の接続点に接続されている。

図5は、図4に示す実施の形態2に係る移相回路の等価回路図である。図5に示す等価回路において、図4と同一または相当する構成については同一符号を付して重複する説明を省略する。インダクタ19は第1のスパイラルインダクタ9に、インダクタ20は第2のスパイラルインダクタ10に、インダクタ21は第3のスパイラルインダクタ11に、キャパシタ22はMIMキャパシタ12に、グランド23はスルーホール15にそれぞれ相当する。

5

FET8aとFET8bは、オン/オフ状態を切り換えるスイッチとして動作 する。FET8aにおいて、ドレイン電圧およびソース電圧と同電位の電圧をゲート端子に印加すると、FET8aはオン状態となり抵抗性(以下、オン抵抗という)を示す。一方、ピンチオフ電圧以下の電圧をゲート端子に印加すると、FET8aはオフ状態となり容量性(以下、オフ容量という)を示す。FET8bも同様の動作をする。

15 次に、図4の等価回路図である図5を用いて実施の形態2に係る移相回路の動作について説明する。

図6は、図5において、FET8aがオン状態、FET8bがオフ状態のときの等価回路図である。図6に示すように、FET8aはオン状態時にオン抵抗24として示され、FET8bはオフ状態時にオフ容量25として示される。

20 ここで、インダクタ21とオフ容量25から成る並列回路は、所望周波数f。で並列共振(オープン)状態となるように設定する。また、インダクタ19とインダクタ20によるリアクタンスは十分大きいので、図6に示す回路は、所望周波数f。近傍を通過帯域としたバンドパスフィルタ回路とみなすことができる。オン抵抗24が十分小さいとき、位相変化はほとんど生じない。したがって、所25 望周波数f。において、高周波信号入力端子1から入力された信号は、位相変化は生じることなく、高周波信号出力端子2から出力される。

図7は、図5において、FET8aがオフ状態、FET8bがオン状態のときの等価回路図である。図7に示すように、FET8aはオフ状態時にオフ容量26として示され、FET8bはオン状態時にオン抵抗27として示される。

ここで、インダクタ21によるリアクタンスがオン抵抗27に比べて十分大きいとき、オン抵抗27とインダクタ21から成る並列回路は、オン抵抗27のみから成る回路とみなすことができる。よって、図7に示す回路は、インダクタ19とインダクタ20とオフ容量26とキャパシタ22から成るオールパスネットワークとみなすことができる。したがって、高周波信号入力端子1から入力された信号は、前記オールパスネットワークにより位相遅れが生じ、高周波信号出力端子2から出力される。

5

25

ここで、オフ容量 260キャパシタンスを $C_1$ 、キャパシタ 220キャパシタンスを $C_2$ 、インダクタ 19 とインダクタ 200 のインダクタンスを L、高周波信 6 号入力端子 1 と高周波信号出力端子 20 の特性インピーダンスを 20 としたとき、式 20 を満たすとする。このとき、前記オールパスネットワークは全ての周波数において整合がとれるため、反射損失がない。さらに、キャパシタンス 20 (または 20) を適切に設定することにより、所望の周波数で所望の位相遅れを得ることができる。

15 以上のように、図4に示す実施の形態2の移相回路は、FET8aとFET8 bのオン/オフ切換動作によりバンドパスフィルタ回路とオールパスネットワークとを切り換え、高周波信号入力端子1から高周波信号出力端子2への通過位相を変化させる。

従って、この発明の実施の形態2に係る移相回路によれば、通過位相の変化に 20 より、所望の移相量を得ることができる。つまり、FET2つとインダクタ3つ とキャパシタ1つとスルーホール1つで回路を構成できるため、第1の従来例に 比べて、小型化が図れる。

また、第2の従来例においては、高域通過フィルタのカットオフ周波数は所望中心周波数よりも低く設定する必要があるが、オールパスネットワークのカットオフ周波数 (低域通過フィルタの特性と高域通過フィルタの特性が切り替わる周波数) は所望中心周波数よりも高いため、第2の従来例に比べて、インダクタンス、キャパシタンスを小さくすることができ、回路の小型化が図れる。

また、オールパスネットワークは、回路定数を適切に設定することにより全て の周波数で整合がとれるので、第1および第2の従来例に比べて、移相回路の広

帯域化が図れる。

5

また、低域通過フィルタおよび高域通過フィルタで得られる通過位相の変化は 最大90°であるが、オールパスネットワークは、回路定数を適切に設定することにより全ての周波数で整合がとれるので、任意の通過位相変化、つまり任意の 移相量を得ることができる。

なお、図4に示す実施の形態2に係る移相回路において、FET8aおよびF ET8bはスイッチング素子として用いているが、オン/オフ状態を切り換える ことができるようなスイッチング機能を有するものであればどのような形式でも よい。

10 また、図4に示す実施の形態2に係る移相回路は、半導体基板18上にモノリシックに構成されているが、受動素子を誘電体基板に、能動素子を半導体基板に構成して、金属ワイヤまたは金バンプ等で両基板を電気的に接続して移相回路を構成してもよい。

### 15 実施の形態3.

20

25

図8は、この発明の実施の形態3に係る移相回路の構成を示す回路図である。 図8において、図5と同一または相当する構成については同一符号を付して重複 する説明を省略する。図8に示す実施の形態3に係る移相回路は、図5に示す実 施の形態2に係る移相回路のキャパシタ22をFET28に置換したものである 。FET28は、オン/オフ状態を切り換えるスイッチとして動作するもので、 FET8a、FET8bと同様の動作をする。

次に、実施の形態3に係る移相回路の動作について説明する。

図9は、図8において、FET8aがオン状態、FET8bがオフ状態、FET28がオン状態のときの等価回路図である。図9に示すように、FET8aはオン状態時にオン抵抗24として示され、FET8bはオフ状態時にオフ容量25として示され、FET28はオン状態時にオン抵抗29として示される。

ここで、図6に示す等価回路図と同様に、インダクタ21とオフ容量25から 成る並列回路は、所望周波数 f<sub>0</sub>で並列共振(オープン)状態となるように設定 する。インダクタ19とインダクタ20によるリアクタンスは十分大きいので、

図9に示す回路は、所望周波数  $f_0$ 近傍を通過帯域としたバンドパスフィルタ回路とみなすことができる。オン抵抗 24 が十分小さいとき、位相変化はほとんど生じない。したがって、所望周波数  $f_0$ において、高周波信号入力端子 1 から入力された信号は、位相変化は生じることなく、高周波信号出力端子 2 から出力される。

5

10

15

20

25

図6に示す等価回路は、主にインダクタ19とインダクタ21とキャパシタ22から成る直列回路において、所望周波数  $f_0$ より低い周波数で直列共振状態となり、  $f_0$ 付近での移相回路の特性に影響を与える場合があるが、図9に示す回路は、キャパシタ22をオン抵抗29に置き換えたことにより、直列共振を起こさないようにしており、  $f_0$ 付近での移相回路の特性に影響を与えることがなく、良好な特性となる。

図10は、図8において、FET8aがオフ状態、FET8bがオン状態、FET28がオフ状態のときの等価回路図である。図10に示すように、FET8 aはオフ状態時にオフ容量26として示され、FET8bはオン状態時にオン抵抗27として示され、FET28はオフ状態時にオフ容量30として示される。

ここで、図7に示す等価回路と同様に、インダクタ21によるリアクタンスが オン抵抗27に比べて十分大きいとき、オン抵抗27とインダクタ21から成る 並列回路は、オン抵抗27のみから成る回路とみなすことができる。よって、図 10に示す回路は、インダクタ19とインダクタ20とオフ容量26とオフ容量 30から成るオールパスネットワークとみなすことができる。したがって、高周 波信号入力端子1から入力された信号は、前記オールパスネットワークにより位 相遅れが生じ、高周波信号出力端子2から出力される。

そして、オフ容量 260 キャパシタンスを $C_1$ 、オフ容量 300 キャパシタンスを $C_2$ 、インダクタ 19 とインダクタ 200 のインダクタンスをL、高周波信号入力端子 1 と高周波信号出力端子 20 特性インピーダンスを20 としたとき、式(1)と式(2)を満たすとする。このとき、前記オールパスネットワークは全ての周波数において整合がとれるため、反射損失がない。さらに、キャパシタンス20 にまたは20 を適切に設定することにより、所望の周波数で所望の位相遅れを得ることができる。

以上のように、図8に示す実施の形態3に係る移相回路は、FET8aとFET8bとFET28のオン/オフ切換動作によりバンドパスフィルタ回路とオールパスネットワークとを切り換え、高周波信号入力端子1から高周波信号出力端子2への通過位相を変化させる。

5 従って、実施の形態3に係る移相回路によれば、実施の形態2に係る移相回路と同様の効果が得られるとともに、バンドパスフィルタ回路の状態において、所望周波数 f 。より低い周波数での直列共振を起こさないため、f 。付近での移相回路の特性に影響を与えない利点がある。

なお、図8に示す実施の形態3に係る移相回路において、FET8a、FET8bおよびFET28はスイッチング素子として用いているが、オン/オフ状態を切り換えることができるようなスイッチング機能を有するものであればどのような形式でもよい。

また、図8に示す実施の形態3に係る移相回路は、半導体基板上にモノリシックに構成されてもよい。また、受動素子を誘電体基板に、能動素子を半導体基板に構成して、金属ワイヤ、または金バンプ等で両基板を電気的に接続して移相回路を構成してもよい。

### 実施の形態4.

10

15

図11は、この発明の実施の形態4に係る移相回路の構成を示す回路図である 20 。図11において、図5と同一または相当する構成については同一符号を付して 重複する説明を省略する。図11に示す実施の形態4に係る移相回路は、図5に 示す実施の形態2による移相回路のインダクタ21とFET8bから成る並列回路を、FET8bのみに置換したものである。

次に、実施の形態4に係る移相回路の動作について説明する。

25 図12は、図11において、FET8aがオン状態、FET8bがオフ状態の ときの等価回路図である。図12に示すように、FET8aはオン状態時にオン 抵抗24として示され、FET8bはオフ状態時にオフ容量25として示される

ここで、キャパシタ22とオフ容量25の合成容量は、ほぼオープン状態とな

るように設定する。また、インダクタ19とインダクタ20によるリアクタンスは十分きいので、図12に示す回路は、オン抵抗24によるスルー回路とみなすことができる。オン抵抗24が十分小さいとき、位相変化はほとんど生じない。したがって、高周波信号入力端子1から入力された信号は、位相変化は生じることなく、高周波信号出力端子2から出力される。

5

10

15

20

図13は、図11において、FET8aがオフ状態、FET8bがオン状態のときの等価回路図である。図13に示すように、FET8aはオフ状態時にオフ容量26として示され、FET8bはオン状態時にオン抵抗27として示される。このため、図13に示す回路は、インダクタ19とインダクタ20とキャパシタ22とオフ容量26から成るオールパスネットワークとみなすことができる。したがって、高周波信号入力端子1から入力された信号は、前記オールパスネットワークにより位相遅れが生じ、高周波信号出力端子2から出力される。

ここで、オフ容量260キャパシタンスを $C_1$ 、キャパシタ220キャパシタ ンスを $C_2$ 、インダクタ19とインダクタ20のインダクタンスをL、高周波信号入力端子1と高周波信号出力端子2の特性インピーダンスを20としたとき、式 (1)と式 (2)を満たすとする。このとき、前記オールパスネットワークは全ての周波数において整合がとれるため、反射損失がない。さらに、 $C_1$  (または $C_2$ )を適切に設定することにより、所望の周波数で所望の位相遅れを得ることができる。

以上により、図11に示す実施の形態4に係る移相回路は、FET8aとFE T8bのオン/オフ切換動作によりバンドパスフィルタ回路とオールパスネット ワークとを切り換え、高周波信号入力端子1から高周波信号出力端子2への通過 位相を変化させる。

従って、実施の形態4に係る移相回路によれば、実施の形態2に係る移相回路 25 と同様の効果が得られるとともに、実施の形態2の移相回路に比べて、インダク タを1つ減らせるため小型化が図れる。

なお、図11に示す実施の形態4に係る移相回路において、FET8aおよび FET8bはスイッチング素子として用いているが、オン/オフ状態を切り換え ることができるようなスイッチング機能を有するものであればどのような形式で

もよい。

5

10

15

20

25

また、図11に示す実施の形態4に係る移相回路は、半導体基板上にモノリシックに構成されてもよい。また、受動素子を誘電体基板に、能動素子を半導体基板に構成して、金属ワイヤまたは金バンプ等で両基板を電気的に接続して移相回路を構成してもよい。

#### 実施の形態5.

図14は、この発明の実施の形態5に係る移相回路の構成を示す回路図である。図14において、図5と同一または相当する構成については同一符号を付して重複する説明を省略する。図14に示す実施の形態5に係る移相回路は、図5に示す実施の形態2に係る移相回路のFET8aにキャパシタ31を並列に接続すると共に、FET8bにキャパシタ32を並列に接続したものである。

図14に示す回路においては、FET8aがオン状態、FET8bがオフ状態 のときに、図6と同様の動作をする。ここで、オフ容量25と同じキャパシタンスを実現する場合、FET8b1つの場合と比較して、キャパシタ32を追加したことにより、FET8bのオフ容量を小さくすることができる。すなわち、FET8bのサイズを小さくすることができる。

また、FET8aがオフ状態、FET8bがオン状態のときに、図7と同様の動作をする。ここで、オフ容量26と同じキャパシタンスを実現する場合、FET8a1つの場合と比較して、キャパシタ31を追加したことにより、FET8aのオフ容量を小さくすることができる。すなわち、FET8aのサイズを小さくすることができる。

以上のように、図14に示す実施の形態5に係る移相回路は、実施の形態2と 同様の効果が得られるとともに、実施の形態2の移相回路に比べてFETのサイ ズを小さくすることができ、小型化が図れる。

なお、図14に示す実施の形態5に係る移相回路において、FET8aおよび FET8bはスイッチング素子として用いているが、オン/オフ状態を切り換え ることができるようなスイッチング機能を有するものであればどのような形式で もよい。 また、図14に示す実施の形態5に係る移相回路は、半導体基板上にモノリシックに構成されてもよい。また、受動素子を誘電体基板に、能動素子を半導体基板に構成して、金属ワイヤ、または金バンプ等で両基板を電気的に接続して移相回路を構成してもよい。

5

20

25

実施の形態 6.

図15は、この発明の実施の形態6に係るもので、基板上に形成される移相回路の構成を示す上面図である。

図15は、コプレーナ線路構造の場合の構成を示しており、基板35を片面からの微細加工技術で掘り込んで形成した第1のキャビティ39の端部に支持され空気層を介して中空に第1の誘電体支持膜40が存在し、誘電体支持膜40上に第1のメアンダライン38aと第2のメアングライン38bは形成されている。キャビティ39の底面と誘電体支持膜40とは、数ミクロン~数十ミクロンの間隔がある。キャビティ39の底面はメタルで覆われていても、覆われていなくてもどちらでも良い。33と34は高周波信号入力端子と高周波信号出力端子を示し、36と37は基板35上に形成されるスルー/直列容量切替素子とスルー/シャント容量切替素子を示す。

図16は、図15に示すスルー/直列容量切替素子36の詳細な構成を示す分解図である。図16に示すように、基板41 (図15に示す基板35と同一)を 片面からの微細加工技術で掘り込んで形成した第2のキャビティ42の底面には 、制御電極43とコンタクトメタル44が形成される。

第2のキャビティ42の左右端部に支持され空気層を介して中空に存在する第2の誘電体支持膜45には貫通穴46aと46bが設けられると共に、下面(裏面)にメタル47が形成されている。第2の誘電体支持膜45面上には、第1と第2の高周波信号伝送線48aと48bが間隔を隔てて設けられると共に、第1と第2のグランドメタル49aと49bが設けられている。

第1の高周波信号伝送線48a、第2の高周波信号伝送線48b、第1のグランドメタル49aおよび第2のグランドメタル49bは、中心に間隙を有するコプレーナ線路を形成している。前記コプレーナ線路は、第2の誘電体支持膜45

の上面に形成されている。第1の高周波信号伝送線48aは、貫通穴46a部分においては、メタルパターンが第2の誘電体支持膜45を貫通している。第2の高周波信号伝送線48bも同様に、貫通穴46b部分においては、メタルパターンが第2の誘電体支持膜45を貫通している。前記コプレーナ線路を有する第2の誘電体支持膜45は、第2のキャビティ42の空気層を介した中空に存在しており、第2のキャビティ42の底面と第2の誘電体支持膜45とは、数ミクロン〜数十ミクロンの間隔がある。

次に、図15に示すスルー/直列容量切替素子36の動作について説明する。 図17は、制御電極43に電圧を印加していない場合のスルー/直列容量切替 素子36の図15に示すA-A<sup>'</sup>線断面図である。メタル47、第1の高周波信 号伝送線48aおよび第2の誘電体支持膜45が容量を形成している。また、メ

タル47、第2の信号線48bおよび第2の誘電体支持膜45も容量を形成して

いる。つまり、直列容量の状態となる。

5

10

15

れている。

また、図18は、第1の制御電極43に電圧を印加した場合のスルー/直列容量切替素子36の図15に示すAーA、線断面図である。第1のグランドメタル49aおよび第2のグランドメタル49bと第1の制御電極43の間に静電引力が働き、第2の誘電体支持膜45は、第2のキャビティ42の底面の方向に変位する。このとき、コンタクトメタル44を介して、第1の高周波信号伝送線48aと第2の高周波信号伝送線48bは導通し、スルー状態となる。

次に、図15に示すスルー/シャント切替素子37の動作について説明する。図19は、図15に示すスルー/シャント容量切替素子37の詳細な構成を示す分解図である。図19に示すように、基板41(図15に示す基板35と同一)を片面からの微細加工技術で掘り込んで形成した第3のキャビティ50の底面および基板41上には第2の制御電極51とグランドメタル52が形成されている。そして、キャビティ50の左右端部で支持され空気層を介して中空に第3の誘電体支持膜53が存在し、誘電体支持膜53の上面に第3の高周波信号伝送線54、第3のグランドメタル55aおよび第4のグランドメタル55bが形成さ

第3の高周波信号伝送線54、グランドメタル52、第3のグランドメタル5

5 a および第 4 のグランドメタル 5 5 b は、グランデッドコプレーナ線路を形成している。第 3 のキャビティ 5 0 の底面と第 3 の誘電体支持膜 5 3 とは、数ミクロン~数十ミクロンの間隔がある。

次に、図15に示すスルー/シャント容量切替素子37の動作について説明する。図20は、第2の制御電極51に電圧を印加していない場合のスルー/シャント容量切替素子37の図15に示すB-B,線断面図である。このとき、高周波信号は前記グランデッドコプレーナ線路を伝送する。つまり、スルーの状態となる。

図21は、第2の制御電極51に電圧を印加した場合のスルー/シャント容量 切替素子37の図15に示すB-B'線断面図である。第3のグランドメタル55 a および第4のグランドメタル55 b と第2の制御電極51の間に静電引力が 働き、第3の誘電体支持膜53は、第3のキャビティ50の底面の方向に変位する。このとき、第3の誘電体支持膜53を介して、第3の高周波信号伝送線54 とグランドメタル52が接触する。つまり、グランドに対して容量を示す状態と なる。

次に、図15に示す移相回路の動作について説明する。

5

10

15

20

25

図22は、スルー/直列容量切替素子36がスルー状態、スルー/シャント容量切替素子37がスルー状態のときの図15に示す移相回路の等価回路図である。このとき、第1の制御電極43に電圧を印加し、第2の制御電極51に電圧を印加していない状態(グランドと同電位)である。56は高周波信号入力端子33に相当する端子、57は高周波信号出力端子34に相当する端子、58aは第1のメアンダライン38bに相当するインダクタである。

インダクタ 5 8 a とインダクタ 5 8 b によるリアクタンスが十分大きいとすると、図 2 2 に示す回路は、スルー回路とみなすことができる。したがって、高周波信号入力端子 5 6 から入力された信号は、位相変化が生じることなく、高周波信号出力端子 5 7 から出力される。このとき、前記スルー回路は全ての周波数において整合がとれるため、反射損失がない。

また、図23は、スルー/直列容量切替素子36が直列容量状態、スルー/シ

ャント容量切替素子37がシャント容量状態のときの図15に示す移相回路の等価回路図である。このとき、第1の制御電極43に電圧を印加せず(グランドと同電位)、第2の制御電極51に電圧を印加している状態である。図23において、図22と同一または相当する構成については同一符号を付して重複する説明を省略する。キャパシタ59はスルー/直列容量切替素子36が直列容量状態のときに示すものであり、キャパシタ60はスルー/シャント容量切替素子37がシャント容量状態のときに示すグランドに対するキャパシタである。

図23に示す回路は、インダクタ58aとインダクタ58bとキャパシタ59 とキャパシタ60とから成るオールパスネットワークとみなすことができる。 し たがって、高周波信号入力端子56から入力された信号は、前記オールパスネッ トワークにより位相遅れが生じて、高周波信号出力端子57から出力される。

10

15

20

25

ここで、キャパシタ 5 9 のキャパシタンスを $C_1$ 、キャパシタ 6 0 のキャパシタンスを $C_2$ 、インダクタ 5 8 a とインダクタ 5 8 b のインダクタンスをL、高周波信号入力端子 5 6 と高周波信号出力端子 5 7 の特性インピーダンスを $Z_0$ としたとき、式 (1) と式 (2) を満たすとする。

このとき、前記オールパスネットワークは全ての周波数において整合がとれる ため、反射損失がない。さらに、キャパシタ $C_1$ (または $C_2$ )を適切に設定する ことにより、所望の位相遅れを得ることができる。

以上により、図15に示す実施の形態6に係る移相回路は、スルー/直列容量 切替素子36の切り替え動作と、スルー/シャント容量切替素子37の切り替え 動作により、スルーの状態とオールパスネットワークの状態とを切り替え、高周 波信号入力端子56から入力された信号が高周波信号出力端子57に出力される際に生じる通過位相を変化させる。

従って、実施の形態 6 に係る移相回路によれば、インダクタンスLとキャパシタンス $C_1$ とキャパシタンス $C_2$ を適切に設定すれば、広帯域に所望の移相量を得ることができる。つまり、従来例に比べて広帯域で動作する移相回路が得られる

また、図15に示す実施の形態6の移相回路は、実施の形態1~5と同様の効果が得られる。さらに、微細加工技術を用いることにより、機械的に駆動するス

ルー/直列容量切替素子とスルー/シャント容量切替素子をスイッチング素子に 用いているため、実施の形態2~5のように半導体のスイッチング素子を用いて いる場合に比べて低損失化が図れる。

さらに、微細加工技術を用いて中空構造を採用しているため、高周波特性が基板の影響を受けにくい。つまり、低抵抗シリコン基板やガラス基板のような安価な基板を用いることができ、半導体基板を用いる場合と比べて低コスト化が図れる。

なお、図15に示す実施の形態6に係る移相回路において、インダクタとして、基板を片面微細加工して形成したキャビティの中空構造メアンダラインを採用 10 しているが、誘電体支持膜の両面にパターンニングして形成したスパイラルイン ダクタでもよい。また、中空構造ではなく、基板上にメアンダラインを形成して もよい。

また、スルー/直列容量切替素子とスルー/シャント容量切替素子において、 誘電体支持膜の上に高周波信号伝送線路を形成しているが、更にその上に誘電体 支持膜を形成して3層構造としてもよい。これにより、メタルパターンが誘電体 支持膜で挟まれるため、応力が垂直方向に対称となり平坦になる。

また、片面微細加工により、キャビティを形成した基板をもう一つ設け、移相 回路を上からカバーすることによりパッケージ状態にしてもよい。これにより、 機械的に駆動するスルー/直列容量切替素子とスルー/シャント容量切替素子を 湿気等からシールドすることができ、信頼性を高めることができる。

#### 実施の形態7.

5

15

20

25

図24は、この発明の実施の形態7に係る移相回路におけるスルー/直列容量 切替素子の詳細を示す図である。図16と同一または相当する構成については同一符号を付して重複する説明を省略する。図24に示すように、基板41の片面のみを堀り込んで形成されたキャビティ42の底面には、第5の高周波信号伝送線61a、第6の高周波信号伝送線61b、第5のグランドメタル62aおよび第6のグランドメタル62bが形成されており、中心に間隙を有するコプレーナ線路を構成している。

キャビティ42の端で支持され第4の誘電体支持膜63はキャビティ42の空 気層を介した中空に存在している。第4の誘電体支持膜63上には第3の制御電 極64が形成されており、第4の誘電体支持膜63の裏面にはコンタクトメタル 65が形成されている。キャビティ42の底面と第4の誘電体支持膜63とは、

5 数ミクロン~数十ミクロンの間隔がある。

10

15

20

25

次に、前記スルー/直列容量切替素子の動作について説明する。

図25は、第3の制御電極64に電圧を印加していない場合の図24のC-C , 線断面図である。図25に示すように、誘電体膜66の上にメタル67が形成されており、メタル67、第5の高周波信号伝送線61aおよび誘電体膜66が容量を形成している。また、メタル67、第6の高周波信号伝送線61bおよび誘電体膜66も容量を形成している。つまり、直列容量の状態となる。

また、図26は、第3の制御電極64に電圧を印加した場合の図24のC-C , 線断面図である。図26に示すように、第5のグランドメタル62aおよび第6のグランドメタル62bと第3の制御電極64の間に静電引力が働き、第4の誘電体支持膜63は、キャビティ42の底面の方向に変位する。このとき、コンタクトメタル65を介して、第5の信号線61aと第6の信号線61bは導通し、スルー状態となる。

図27は、この発明の実施の形態7に係る移相回路におけるスルー/シャント容量切替素子の詳細を示す上面図である。図27において、図24と同一または相当する構成については同一符号を付して重複する説明を省略する。図27に示すように、基板41の片面のみを堀り込んで形成されたキャビティ42の底面には、第7の高周波信号伝送線68、第7のグランドメタル69aおよび第8のグランドメタル69bが形成されており、コプレーナ線路を構成している。キャビティ42の端で支持され空気層を介した中空に第5の誘電体支持膜70が存在している。

第5の誘電体支持膜70の上に形成されているメタル71と、第4の制御電極72が形成されている。キャビティ42の底面と第5の誘電体支持膜70とは、数ミクロン〜数十ミクロンの間隔がある。メタル71と第7のグランドメタル69aおよび第8のグランドメタル69bとは基板41上で接続されており、メタ

ル71はグランドと同電位である。

5

10

15

20

25

次に、前記スルー/シャント容量切替素子の動作について説明する。

また、図29は、図27の第4の制御電極72に電圧を印加した場合のD-D , 線断面図である。第7のグランドメタル69aおよび第8のグランドメタル69bと第4の制御電極72の間に静電引力が働き、第4の誘電体支持膜70は、キャビティ42の底面の方向に変位する。このとき、第5の誘電体支持膜70を介して、第7の信号線68とメタル71が接触する。つまり、グランドに対して容量を示す状態となる。

実施の形態7に係る移相回路は、実施の形態6に係る移相回路を示す図15において、スルー/直列容量切替素子36を図24に示すスルー/直列容量切替素子で、スルー/シャント容量切替素子37を図27に示すスルー/シャント容量切替素子に置き換えたものであり、その動作は、実施の形態6に係る移相回路と同様である。

以上のように、実施の形態7の移相回路は、実施の形態1~6と同様の効果が得られる。また、微細加工技術を用いることにより、機械的に駆動するスルー/ 直列容量切替素子とスルー/シャント容量切替素子をスイッチング素子に用いているため、実施の形態2~5のように半導体のスイッチング素子を用いている場合に比べて低損失化が図れる。

さらに、微細加工技術を用いて中空構造を採用しているため、高周波特性が基板の影響を受けにくい。つまり、低抵抗シリコン基板やガラス基板のような安価な基板を用いることができ、半導体基板を用いる場合と比べて低コスト化が図れる。

なお、実施の形態7に係る移相回路において、インダクタとして、基板を片面 微細加工して形成したキャビティの中空構造メアンダラインを採用しているが、 誘電体支持膜の両面にパターンニングして形成したスパイラルインダクタでもよ い。また、中空構造ではなく、基板上にメアンダラインを形成してもよい。

また、スルー/直列容量切替素子とスルー/シャント容量切替素子において、 誘電体支持膜の上にメタルパターンを形成しているが、更にその上に誘電体支持 膜を形成して3層構造としてもよい。これにより、メタルパターンが誘電体支持 膜で挟まれるため、応力が垂直方向に対称となり平坦になる。

5 また、片面微細加工により、キャビティを形成した基板をもう一つ設け、移相 回路を上からカバーすることによりパッケージ状態にしてもよい。これにより、 機械的に駆動するスルー/直列容量切替素子とスルー/シャント容量切替素子を 湿気等からシールドすることができ、信頼性を高めることができる。

#### 10 実施の形態8.

15

図30は、この発明の実施の形態8による移相器の構成を示すブロック図である。図30に示す移相器は、高周波信号入力端子73と高周波信号出力端子74との間に、1ビット分の移相回路75(75a,75b,75c)を複数個多段接続している。ここで、移相回路75には、実施の形態1~7の移相回路を用いている。1ビットの移相回路75を多段接続して移相器を構成することにより、多ビット動作する移相器を実現できるという効果が得られる。

#### 産業上の利用の可能性

20 路および当該移相回路に用いられる高周波スイッチを得ることができると共に、 小型で広帯域な移相量特性を有する多ビット移相器を実現できる。

### 請求の範囲

- 1. スルーとキャパシタンス C<sub>1</sub>の容量とを切り替える第1のスイッチング素子と、
- 5 スルーとグランドに対するキャパシタンスC<sub>2</sub>の容量とを切り替える第 2 のスイッチング素子と、

インダクタンスしをもつ第1および第2のインダクタと

を備え、

15

前記第1と第2のスイッチング素子の一端同士を前記第1のインダクタで接続 10 し、前記第1と第2のスイッチング素子の他端同士を前記第2のインダクタで接続し、前記第1のスイッチング素子の一端を高周波信号入力端子に接続し、前記第1のスイッチング素子の他端を高周波信号出力端子に接続し、高周波信号入力端子及び高周波信号出力端子の特性インピーダンスをZoとしたとき、

$$C_2 = 4 C_1 \tag{1}$$

 $Z_0 = (L/2C_1)^{-1/2} \tag{2}$ 

を満たす移相回路。

2. 請求項1に記載の移相回路において、

前記第1のスイッチング素子を、オン時はスルー状態となり、オフ時は容量性 20 を示すスイッチング素子で構成し、

前記第2のスイッチング素子を、オン時はスルー状態となり、オフ時は容量性を示すスイッチング素子にインダクタが並列接続された並列回路と、当該並列回路とキャパシタンスの容量との直列回路で構成し、

前記直列回路の一端をグランドに接続し、前記直列回路の他端を前記第1と第 25 2のインダクタの他端に接続した

ことを特徴とする移相回路。

3. 請求項2に記載の移相回路において、

前記キャパシタンスの容量を、オン時はスルー状態となり、オフ時は容量性を

示すスイッチング素子で構成した ことを特徴とする移相回路。

- 4. 請求項2に記載の移相回路において、
- 5 前記並列回路を、オン時はスルー状態となり、オフ時は容量性を示すスイッチング素子に置換した

ことを特徴とする移相回路。

- 5. 請求項2に記載の移相回路において、
- 10 オン時はスルー状態となり、オフ時は容量性を示すスイッチング素子を、オン時はスルー状態となり、オフ時に容量性を示すスイッチング素子とキャパシタとの並列回路に置換した

ことを特徴とする移相回路。

前記キャビティの端部で支持され空気層を介して中空に存在する誘電体支持膜 と、

前記支持膜面上に間隔を隔てて形成された一対の高周波信号伝送線路と、

20 前記支持膜の裏面に備えられて、前記一対の高周波信号伝送線路間に平行平板 キャパシタを形成するための第2の導体と

を備え、

25

前記一対の高周波信号伝送線路は、前記支持膜の一部を貫通する導体突起部を それぞれ有し、前記制御電極への電圧印加時に前記支持膜が前記キャビティの底 面方向に変位して前記各導体突起部が前記第1の導体に接触することでスルー状 態となり、

機械的に駆動するスルー/直列容量切替素子を構成する高周波スイッチ。

7. 基板の片面のみを掘り込んで形成されたキャビティの底面に形成され

た地導体および制御電極と、

前記キャビティの端部に支持され空気層を介して中空に存在する誘電体支持膜と、

前記支持膜面上に形成された高周波信号伝送線路と

5 を備え、

前記制御電極への電圧印加時に前記支持膜がキャビティの底面方向に変位して 前記支持膜が前記地導体に接触することでグランドに対して容量を示す状態にな り、

機械的に駆動するスルー/シャント容量切替素子を構成する高周波スイッチ。

10

8. 基板の片面のみを掘り込んで形成されたキャビティの底面に間隔を隔てて形成され、導体突起部をそれぞれ有する一対の高周波信号伝送線路と、

前記一対の高周波信号伝送線路間を跨って当該一対の高周波信号伝送線路上に 形成された誘電体膜と、

15 前記誘電体膜上に形成された第1の導体と、

前記キャビティの端部で支持され空気層を介して中空に存在する誘電体支持膜と、

前記支持膜の裏面に形成された第2の導体と、

前記支持膜面上に形成された制御電極といるという。

20 を備え、

前記制御電極への電圧印加時に前記支持膜が前記キャビティの底面方向に変位 して前記第2の導体が前記各導体突起部に接触することで前記一対の高周波信号 伝送線路がスルー状態となり、

機械的に駆動するスルー/直列容量切替素子を構成する高周波スイッチ。

25

9. 基板の片面のみを掘り込んで形成されたキャビティの底面に形成された高周波信号伝送線路と、

前記キャビティの端部で支持され空気層を介して中空に存在する誘電体支持膜と、

前記支持膜面上に形成された制御電極およびグランド導体とを備え、

前記制御電極への電圧印加時に前記支持膜がキャビティの底面方向に変位して 前記支持膜が前記高周波信号伝送線路と接触することでグランドに対して容量を 示す状態になり、

機械的に駆動するスルー/シャント容量切替素子を構成する高周波スイッチ。

10. 請求項1に記載の移相回路において、

前記第1のスイッチング素子を請求項6または8に記載の高周波スイッチで構 10 成し、

前記第2のスイッチング素子を請求項7または9に記載の高周波スイッチで構成した

ことを特徴とする移相回路。


5


15 11. 請求項1ないし5のいずれか1項に記載の移相回路を組み合わせて 構成した

ことを特徴とする多ビット移相器。

- 12. 請求項10に記載の移相回路を組み合わせて構成した。
- 20 ことを特徴とする多ビット移相器。

PCT/JP2004/004243










図4










図11








図14




図15




図16





図17










図19










13/17



## 図31





図32







図36



#### INTERNATIONAL SEARCH REPORT

Form PCT/ISA/210 (second sheet) (January 2004)

International application No.

PCT/JP2004/004243 A. CLASSIFICATION OF SUBJECT MATTER Int.Cl7 H03H7/20, H01P1/18, H01P1/15 According to International Patent Classification (IPC) or to both national classification and IPC B. FIELDS SEARCHED Minimum documentation searched (classification system followed by classification symbols) Int.Cl7 H03H7/20, H01P1/18, H01P1/15, H01H59/00, B81B3/00 Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched 1922-1996 1994-2004 Jitsuyo Shinan Koho Toroku Jitsuyo Shinan Koho Kokai Jitsuyo Shinan Koho Jitsuyo Shinan Toroku Koho 1971-2004 1996-2004 Electronic data base consulted during the international search (name of data base and, where practicable, search terms used) WPI/L C. DOCUMENTS CONSIDERED TO BE RELEVANT Category\* Citation of document, with indication, where appropriate, of the relevant passages Relevant to claim No. CD-ROM of the specification and drawings 1-5,11,12 annexed to the request of Japanese Utility Model Application No. 68461/1993 (Laid-open No. 33026/1995) (Japan Radio Co., Ltd.), 16 June, 1995 (16.06.95), Full text; all drawings (Family: none) JP 1-202007 A (Toshiba Corp.), Y 1 15 August, 1989 (15.08.89), Fig. 2 (Family: none) X Further documents are listed in the continuation of Box C. See patent family annex. Special categories of cited documents: later document published after the international filing date or priority document defining the general state of the art which is not considered to be of particular relevance date and not in conflict with the application but cited to understand the principle or theory underlying the invention earlier application or patent but published on or after the international document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone filing date document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other document of particular relevance; the claimed invention cannot be special reason (as specified) considered to involve an inventive step when the document is combined with one or more other such documents, such combination document referring to an oral disclosure, use, exhibition or other means being obvious to a person skilled in the art document published prior to the international filing date but later than the priority date claimed document member of the same patent family Date of the actual completion of the international search Date of mailing of the international search report 13 July, 2004 (13.07.04) 03 August, 2004 (03.08.04) Name and mailing address of the ISA/ Authorized officer Japanese Patent Office Telephone No.

#### INTERNATIONAL SEARCH REPORT

International application No.
PCT/JP2004/004243

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
Y	JP 2-151113 A (NEC Corp.), 11 June, 1990 (11.06.90), Fig. 3 (Family: none)	2-5
<b>Y</b>	JP 8-250963 A (Mitsubishi Electric Corp.), 27 September, 1996 (27.09.96), Full text; all drawings & EP 732808 A2 & US 5701107 A & DE 69628607 E	3–5
X Y	JP 2004-48176 A (Mitsubishi Electric Corp.), 12 February, 2004 (12.02.04), Full text; all drawings (Family: none)	7-9 6,8,10-12
Y	JP 2000-294104 A (NEC Corp.), 20 October, 2000 (20.10.00), Full text; all drawings & WO 2000/60627 Al & EP 1170768 A1	6,8
. <b>Y</b>	JP 50-88558 A (Mitsubishi Electric Corp.), 11 December, 1975 (11.12.75), Figs. 6 to 7 (Family: none)	6
<b>Y</b>	JP 8-46253 A (Sumitomo Electric Industries, Ltd.), 16 February, 1996 (16.02.96), Fig. 2 & US 5604375 A	.8
A	JP 2003-258502 A (Murata Mfg. Co., Ltd.), 12 September, 2003 (12.09.03), Full text; all drawings & EP 1343189 A2 & US 2003/0169146 A1	6-12
<b>A</b>	JP 2003-264122 A (Murata Mfg. Co., Ltd.), 19 September, 2003 (19.09.03), Full text; all drawings & EP 1343190 A2 & JP 2003-264123 A & US 2003/0223176 A1	6-12
. <b>Y</b>	Masatoshi HANTANI et al., "Bisai Kako Cavity Kozo o Mochiita CPW MEMS Switch no Sekkei", The Institute of Electronics, Information and Communication Engineers 2003 nen Electronics Society Taikai Koen Ronbunshu 1, 10 September, 2003 (10.09.03), page 26, C-2-2	8

### INTERNATIONAL SEARCH REPORT

International application No.
PCT/JP2004/004243

Box No. II Observations where certain claims were found unsearchable (Continuation of item 2 of first sheet)
This international search report has not been established in respect of certain claims under Article 17(2)(a) for the following reasons:
because they relate to subject matter not required to be searched by this Authority, namely:
2. Claims Nos.:  because they relate to parts of the international application that do not comply with the prescribed requirements to such an extent that no meaningful international search can be carried out, specifically:
3. Claims Nos.:  because they are dependent claims and are not drafted in accordance with the second and third sentences of Rule 6.4(a).
Box No. III Observations where unity of invention is lacking (Continuation of item 3 of first sheet)
This International Searching Authority found multiple inventions in this international application, as follows:  The technical feature common to claims 1-5, 10-12 relates to a phase circuit.  The technical feature common to claims 6-9 relates to a high-frequency switch.  It should be noted that claims 10-12 refer to claim 1 or claims 1-5.  Accordingly, the technical features common to claims 1-5 and claims 6-9 are different. Accordingly, there is no special technical relationship among those inventions.  Consequently, it is apparent that claims 1-12 do not satisfy the requirement of unity of invention.
As all required additional search fees were timely paid by the applicant, this international search report covers all searchable claims.
2. As all searchable claims could be searched without effort justifying an additional fee, this Authority did not invite payment of any additional fee.
3. As only some of the required additional search fees were timely paid by the applicant, this international search report covers only those claims for which fees were paid, specifically claims Nos.:
4. No required additional search fees were timely paid by the applicant. Consequently, this international search report is restricted to the invention first mentioned in the claims; it is covered by claims Nos.:
Remark on Protest
No protest accompanied the payment of additional search fees.

国際出願番号 PCT/JP2004/004243

A. 発明の Int	属する分野の分類(国際特許分類(IPC)) . Cl <sup>†</sup> H03H7/20 H01P1/1	8— H01P1/15		
		<u> </u>		
B. 調査を行った分野				
	<ul><li>最小限資料(国際特許分類(IPC))</li><li>. Cl'H03H7/20 H01P1/1</li><li>B81B3/00</li></ul>	8 H01P1/15 H01H59	/00	
日本国 日本国 日本国	トの資料で調査を行った分野に含まれるもの 実用新案公報 1922-1996年 公開実用新案公報 1971-2004年 登録実用新案公報 1994-2004年 実用新案登録公報 1996-2004年			
国際調査で使用した電子データベース(データベースの名称、調査に使用した用語) WPI/L				
C. 関連する	5と認められる文献	41.		
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連すると	ときは、その関連する箇所の表示	関連する 請求の範囲の番号	
Y	日本国実用新案登録出願5-6840 願公開7-33026号)の願書に済 を記録したCD-ROM(日本無線 1995.06.16,全文,全図	系付した明細書及び図面の内容 株式会社)	1-5, 11, 12	
Y	JP 1-202007 A (株式会 1989.08.15,第2図(ファ JP 2-151113 A (日本記 1990.06.11,第3図(ファ	アミリーなし) 電気株式会社)	2-5	
X C欄の続き	とにも文献が列挙されている。	□ パテントファミリーに関する別	紙を参照。	
* 引用文献のカテゴリー 「A」特に関連のある文献ではなく、一般的技術水準を示すもの 「E」国際出願目前の出願または特許であるが、国際出願日 以後に公表されたもの 「L」優先権主張に疑義を提起する文献又は他の文献の発行 日若しくは他の特別な理由を確立するために引用する 文献(理由を付す) 「O」口頭による開示、使用、展示等に言及する文献 「P」国際出願目前で、かつ優先権の主張の基礎となる出願 「&」同一パテントファミリー文献		を明の原理又は理論 当該文献のみで発明 さられるもの 当該文献と他の1以 目明である組合せに		
国際調査を完了	した日 13.07.2004	国際調査報告の発送日 03.8.	2004	
日本国 迎	0名称及びあて先 四特許庁(ISA/JP) 『便番号100-8915 『千代田区霞が関三丁目4番3号	特許庁審査官(権限のある職員) 小林 正明 電話番号 03-3581-1101	5W 4241 内線 3574	

	関連すると認められる文献	
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求の範囲の番号
Y	JP 8-250963 A (三菱電機株式会社) 1996.09.27,全文,全図 & EP 732808 A2 & US 5701107 A & DE 69628607 E	3-5
X Y	JP 2004-48176 A (三菱電機株式会社) 2004.02.12,全文,全図 (ファミリーなし)	7-9 6, 8, 10-12
Y	JP 2000-294104 A (日本電気株式会社) 2000.10.20,全文,全図 & WO 2000/60627 A1 & EP 1170768 A1	6, 8
Y	JP 50-88558 A (三菱電機株式会社) 1975.12.11,第6~7図 (ファミリーなし)	6
Y	JP 8-46253 A (住友電気工業株式会社) 1996.02.16,第2図 & US 5604375 A	8
A	JP 2003-258502 A (株式会社村田製作所) 2003.09.12,全文,全図 & EP 1343189 A2 & US 2003/0169146 A1	6–12
A	JP 2003-264122 A (株式会社村田製作所) 2003.09.19,全文,全図 & EP 1343190 A2 & JP 2003-264123 A & US 2003/0223176 A1	6-12
Y	半谷 政毅 他, 微細加工キャビティ構造を用いたCPW MEM Sスイッチの設計, 電子情報通信学会2003年エレクトロニクスソサイエティ大会講演論文集1,2003.09.10,p26,C-2-2	8

国際調査報告

国際出願番号 PCT/JP2004/004243

第Ⅱ棚 請求の範囲の一部の調査ができないときの意見 (第1ページの2の続き)
法第8条第3項(PCT17条(2)(a))の規定により、この国際調査報告は次の理由により請求の範囲の一部について作成しなかった。
1.
2. 請求の範囲は、有意義な国際調査をすることができる程度まで所定の要件を満たしていない国際出願の部分に係るものである。つまり、
3.
次に述べるようにこの国際出願に二以上の発明があるとこの国際調査機関は認めた。
請求の範囲1-5, 10-12に共通する事項は、移相器である。 そして、請求の範囲6-9に共通する事項は、高周波スイッチである。 なお、請求の範囲10-12は、請求の範囲1、又は、請求の範囲1~5を引用するもの である。
よって、請求項1-5と請求項6-9に共通する事項は、相違するから、特別な技術的関係はない。
したがって、請求の範囲1-12は、発明の単一性の要件を満たさないことが、明らかで ある。
1. × 出願人が必要な追加調査手数料をすべて期間内に納付したので、この国際調査報告は、すべての調査可能な請求 の範囲について作成した。
2. ② 追加調査手数料を要求するまでもなく、すべての調査可能な請求の範囲について調査することができたので、追加調査手数料の納付を求めなかった。
3. 出願人が必要な追加調査手数料を一部のみしか期間内に納付しなかったので、この国際調査報告は、手数料の納付のあった次の請求の範囲のみについて作成した。
4.
追加調査手数料の異識の申立てに関する注意
<ul><li>□ 追加調査手数料の納付と共に出願人から異議申立てがなかった。</li><li>図 追加調査手数料の納付と共に出願人から異議申立てがなかった。</li></ul>

# This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

## BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

BLACK BORDERS

IMAGE CUT OFF AT TOP, BOTTOM OR SIDES

FADED TEXT OR DRAWING

BLURRED OR ILLEGIBLE TEXT OR DRAWING

SKEWED/SLANTED IMAGES

COLOR OR BLACK AND WHITE PHOTOGRAPHS

GRAY SCALE DOCUMENTS

LINES OR MARKS ON ORIGINAL DOCUMENT

REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.